전자소자 연구실에서 반도체 첨단 패키징을 함께 연구할 학부 연구생을 모집합니다.

전자소자 연구실은 반도체 공정 중에서도 첨단 패키징 공정을 중심으로 연구하고 있습니다.

현재는 HBM 고단 적층을 위한 하이브리드 본딩 공정 기술과 인터포저 및 광패키지 (CPO)를 위한 다층 구리 재배선 공정을 중심으로 정부 및 민간과제를 수행하고 있습니다.

학부연구생은 3 ~ 6개월간 FAB 공정 교육 후 정부 과제를 직접 수행하게 되며, 국내외 학회에서 연구결과를 직접 발표해야 합니다. 반도체 공정에 관심이 많고 적극적으로 연구를 수행할 수 있는 학생들의 많은 지원을 바랍니다.

지원기간: 9월 12일(토)까지

지원서: 김성동 교수 (sdkim@seoultech.ac.kr)

지원자를 대상으로 9월 중 개별 면담을 거쳐 최종 합격자를 선발할 예정입니다. 학부 전공, 학점. 대학원 진학 여부 등과 상관없이 선발할 예정이며, 선발된 인원은 2027년 12월까지 학부연구생 직을 성실히 수행해야 합니다. 

※ 대학원 진학 희망 학생은 별도로 메일 보내주시기 바랍니다.